

RZECZPOSPOLITA
POLSKA



Urząd Patentowy
Rzeczypospolitej Polskiej

(12) **OPIS PATENTOWY** (19) **PL** (11) **221657**

(13) **B1**

(21) Numer zgłoszenia: **400997**

(51) Int.Cl.
G01R 23/10 (2006.01)
H03M 1/12 (2006.01)

(22) Data zgłoszenia: **01.10.2012**

(54) **Metoda adaptacyjnej poprawy dokładności przetwarzania
w przetworniku częstotliwość-kod**

(43) Zgłoszenie ogłoszono:
14.04.2014 BUP 08/14

(45) O udzieleniu patentu ogłoszono:
31.05.2016 WUP 05/16

(73) Uprawniony z patentu:
POLITECHNIKA LUBELSKA, Lublin, PL

(72) Twórca(y) wynalazku:
PIOTR WARDA, Lublin, PL

(74) Pełnomocnik:
recz. pat. Tomasz Milczek

PL 221657 B1

Opis wynalazku

Przedmiotem wynalazku jest metoda adaptacyjnej poprawy dokładności przetwarzania w przetworniku częstotliwość-kod kolejnych okresów sygnału o zmiennej częstotliwości w jego cyfrową reprezentację w sposób dostosowany do wydajności zastosowanego w przetworniku procesora.

Pomiar kolejnych, następujących po sobie okresów sygnału o zmiennej częstotliwości może odbywać się za pomocą przetworników częstotliwość-kod. Rozwiązania układowe takich przetworników można znaleźć w zgłoszeniach patentowych SU nr 1663769 i SU nr 1797159.

Przetworniki częstotliwość-kod zazwyczaj oparte są o układ licznikowy, pozwalający na ciągły odczyt stanu bez wstrzymywania pracy licznika. Wymagane jest, aby układ licznikowy współpracował z procesorem. Powodem jest brak możliwości czytelnej prezentacji bieżących, zbyt szybko zmieniających się wyników na urządzeniu prezentującym dane z pomiaru. W konsekwencji wymuszone jest przetwarzanie i zachowywanie uzyskanych wyników, na przykład w pamięci RAM czy karcie pamięci, do analiz wykonywanych z pewnym opóźnieniem, narzuconym poprzez przyjęte rozwiązania techniczne w konkretnym urządzeniu.

Istotnym ograniczeniem dokładności przetwarzania w układach przetwarzania zmiennej częstotliwości sygnału w wartości liczbowe jest błąd kwantowania, powodowany relacją pomiędzy częstotliwością sygnału z generatora częstotliwości wzorcowej i okresu sygnału o zmiennej częstotliwości. Im mniejsza jest wartość iloczynu częstotliwości generatora zegarowego i okresu sygnału o zmiennej częstotliwości, tym błąd kwantowania jest większy. Można więc przyjąć, że dobierając adaptacyjnie częstotliwość generatora zegarowego, w zależności od mierzonych wartości okresu sygnału o zmiennej częstotliwości, i określonej wartości błędu przetwarzania sygnału w przetworniku częstotliwość-kod, zostanie zwiększony zakres przetwarzania okresu sygnału o zmiennej częstotliwości ze zbliżoną wartością błędu przetwarzania.

Istotą metody adaptacyjnej poprawy dokładności przetwarzania w przetworniku częstotliwość-kod, zawierającym generator częstotliwości wzorcowej, układ licznikowy, procesor z dołączoną pamięcią wybrany dla danej konstrukcji interfejs, układ formujący, oraz dodatkowo programowalny dzielnik częstotliwości, jest to, że w układzie składającym się z generatora częstotliwości wzorcowej, którego sygnał podawany jest na układ programowalnego dzielnika częstotliwości, zaś sygnał wyjściowy programowalnego dzielnika częstotliwości jest podawany na układ licznikowy, w którym są zliczane okresy tego sygnału, wyjście układu licznikowego dołączone jest do wejścia procesora, przy czym jedno z wyjść procesora wykorzystywane jest do sterowania stopniem podziału częstotliwości przez programowalny dzielnik częstotliwości, do zapisu wyników pomiaru procesor wykorzystuje dołączoną pamięć, do komunikacji z urządzeniami zewnętrznymi wykorzystywany jest dołączony do procesora, wybrany do danego zastosowania interfejs, do wejścia pomiarowego procesora dołączony jest układ formujący do przetwarzania badanego sygnału o zmiennej częstotliwości w sygnał cyfrowy o poziomach logicznych dostosowanych do wymagań zastosowanego procesora, zaś procesor realizuje podstawowe oprogramowanie, którego zadaniem jest pomiar kolejnych okresów sygnału o zmiennej częstotliwości, wyliczanie kolejnych wartości liczbowych, reprezentujących zmierzone okresy sygnału o zmiennej częstotliwości, oraz komunikacja z urządzeniem dołączonym do przetwornika częstotliwość-kod poprzez interfejs, dodatkowo oprogramowanie jest wzbogacone o procedurę adaptacyjnego doboru stopnia podziału częstotliwości generatora sygnału wzorcowego w dodanym, programowalnym dzielniku częstotliwości w ten sposób, aby na wyjściu układu licznikowego uzyskać jak największą liczbę zsumowanych okresów sygnału z dzielnika częstotliwości, przez co maleje błąd kwantowania, przez co zwiększa się dokładność przetwarzania danych przez przetwornik częstotliwość-kod, procedura jednocześnie zapisuje dla wyznaczonych już wartości liczbowych dla poszczególnych okresów sygnału o zmiennej częstotliwości, przyjęte dla nich wartości stopnia podziału w dzielniku częstotliwości wzorcowej, zgromadzone pary wartości liczbowych: reprezentacji okresu i stopnia podziału częstotliwości wzorcowej, przesyłane są, za pomocą wykorzystywanych w przetworniku częstotliwość-kod procedur komunikacyjnych, do urządzenia nadrzędnego poprzez wykorzystywany w przetworniku częstotliwość-kod interfejs, urządzenie nadrzędne wykorzystuje przekazane dane, wraz ze stałą dla danej konstrukcji wartością sygnału generatora wzorcowego, do obliczenia wartości kolejnych okresów sygnału o zmiennej częstotliwości ze zwiększoną dokładnością, w przypadku wykorzystania procesora posiadającego zadowalające zdolności obliczeniowe w porównaniu z szybkością zmian częstotliwości w wejściowym sygnale o zmiennej częstotliwości, istnieje alternatywna możliwość przetwarzania informacji niesionej przez sygnał o zmiennej częstotliwości, wartości okresów badanego sygnału o zmien-

nej częstotliwości mogą być wyliczane na bieżąco już w procesorze, i dopiero wówczas zapisywane w dołączonej pamięci i na żądanie urządzenia zewnętrznego przesyłane przez interfejs.

Korzystnym skutkiem wynalazku jest to, że pozwala na zmniejszenie błędu popełnianego podczas pomiaru kolejnych okresów sygnału o zmiennej częstotliwości, przez co zwiększa się zakres pomiarowy urządzenia, w którym pomiar będzie realizowany ze zbliżonym błędem przetwarzania. Realizacja metody jest możliwa za pomocą szeroko stosowanych w praktyce układów procesorowych lub układów programowalnych mogących takie funkcje pełnić.

Przedmiot wynalazku w przykładzie wykonania jest przedstawiony na rysunku, na którym fig. 1 przedstawia modyfikowany układ przetwornika częstotliwość-kod, fig. 2 – sieć działań dla procedury realizowanej w przetworniku częstotliwość-kod wykorzystującym procesor o małej wydajności obliczeniowej w stosunku do szybkości zmian częstotliwości w sygnale o zmiennej częstotliwości, fig. 3 – sieć działań dla procedury realizowanej w przetworniku częstotliwość-kod wykorzystującym procesor o wydajności obliczeniowej wystarczającej do obliczenia wartości okresu sygnału o zmiennej częstotliwości na bieżąco, podczas realizacji pomiaru.

Metoda według wynalazku wykorzystuje przetwornik częstotliwość-kod, zawierający generator G częstotliwości wzorcowej, układ L licznikowy, procesor P z dołączoną pamięcią M , wybrany dla danej konstrukcji interfejs I , układ F formujący oraz dodatkowo programowalny dzielnik D częstotliwości. Generator G częstotliwości wzorcowej, wytwarza sygnał wzorcowy, który jest podawany przewodem 1 na układ programowalnego dzielnika D częstotliwości. Sygnał wyjściowy dzielnika D jest podawany przewodem 2 na układ licznikowy L , w którym są zliczane okresy tego sygnału. Wyjście układu L licznikowego dołączone jest przewodem 4 do wejścia procesora P . Jedno z wyjść procesora P wykorzystywane jest do sterowania, z wykorzystaniem przewodu 3 , stopniem podziału częstotliwości przez programowalny dzielnik D częstotliwości. Do zapisu wyników pomiaru procesor P wykorzystuje dołączoną przewodem 7 pamięć M . Do komunikacji z urządzeniami zewnętrznymi wykorzystywany jest dołączony przewodem 8 do procesora P , wybrany do danego zastosowania interfejs I . Do wejścia pomiarowego procesora P dołączony jest przewodem 6 układ F formujący do przetwarzania badanego sygnału I o zmiennej częstotliwości, podanego przewodem 5 , w sygnał cyfrowy o poziomach logicznych dostosowanych do wymagań zastosowanego procesora P . Procesor P realizuje podstawowe oprogramowanie, którego zadaniem jest pomiar kolejnych okresów sygnału I o zmiennej częstotliwości, wyliczanie kolejnych wartości liczbowych, reprezentujących zmierzone okresy sygnału I o zmiennej częstotliwości, oraz komunikacja z urządzeniem dołączonym do przetwornika częstotliwość-kod poprzez interfejs I . Dodatkowo oprogramowanie jest wzbogacone o procedurę adaptacyjnego doboru stopnia podziału częstotliwości generatora G sygnału wzorcowego w dodanym, programowalnym dzielniku D częstotliwości. Dobór odbywa się w ten sposób, aby na wyjściu układu L licznikowego uzyskać jak największą liczbę zsumowanych okresów sygnału z dzielnika D , przez co maleje błąd kwantowania, przez co zwiększa się dokładność przetwarzania danych przez przetwornik częstotliwość-kod. Procedura jednocześnie zapisuje dla wyznaczonych już wartości liczbowych dla poszczególnych okresów sygnału I o zmiennej częstotliwości, przyjęte dla nich wartości stopnia podziału w dzielniku D częstotliwości wzorcowej, zgromadzone pary wartości liczbowych: reprezentacji okresu i stopnia podziału częstotliwości wzorcowej. Dane te przesyłane są, za pomocą wykorzystywanych w przetworniku częstotliwość-kod procedur komunikacyjnych, do urządzenia nadrzędnego poprzez wykorzystywany w przetworniku częstotliwość-kod interfejs I . Urządzenie nadrzędne wykorzystuje przekazane dane wraz ze stałą dla danej konstrukcji wartością sygnału generatora G wzorcowego, do obliczenia wartości kolejnych okresów sygnału o zmiennej częstotliwości ze zwiększoną dokładnością, w przypadku wykorzystania procesora P posiadającego zadowalające zdolności obliczeniowe w porównaniu z szybkością zmian częstotliwości w wejściowym sygnale I o zmiennej częstotliwości, istnieje alternatywna możliwość przetwarzania informacji niesionej przez sygnał I o zmiennej częstotliwości, wartości okresów badanego sygnału I mogą być wyliczane na bieżąco już w procesorze P i dopiero wówczas zapisywane w dołączonej pamięci M i na żądanie urządzenia zewnętrznego przesyłane przez interfejs I .

Metoda adaptacyjnej poprawy dokładności przetwarzania w przetworniku częstotliwość-kod realizowana jest następująco:

W pierwszej fazie dokonywany jest klasyczny pomiar okresu sygnału I o zmiennej częstotliwości. Rozpoczyna się on od przetworzenia sygnału I o zmiennej częstotliwości w układzie F formującym w przebieg cyfrowy o poziomach logicznych akceptowalnych przez wykorzystywany procesor P . Zmiany stanów logicznych pozwalają oprogramowaniu procesora P na określenie początków kolej-

nych okresów badanego sygnału \underline{I} o zmiennej częstotliwości. W chwili wykrycia początku kolejnego okresu sygnału \underline{I} o zmiennej częstotliwości oprogramowanie procesora \underline{P} odczytuje poprzez połączenie przewodem $\underline{4}$ aktualny stan zliczenia w układzie \underline{L} licznikowym, zliczającym okresy sygnału podanego przewodem $\underline{2}$ z programowalnego dzielnika \underline{D} częstotliwości, dzielącego częstotliwość sygnału wzorcowego z generatora \underline{G} , podanego na dzielnik przewodem $\underline{1}$. Odczytany stan z układu \underline{L} licznikowego jest przechowywany w pamięci \underline{M} , aż do czasu odczytania kolejnego stanu odpowiadającego wykryciu przez oprogramowanie procesora \underline{P} początku kolejnego okresu sygnału \underline{I} o zmiennej częstotliwości. Wówczas procesor \underline{P} wylicza różnicę kolejnych, odczytanych z układu \underline{L} licznikowego stanów, odwzorowującą długość okresu sygnału \underline{I} o zmiennej częstotliwości. W tym momencie rozpoczyna się druga faza pracy przetwornika częstotliwość-kod, realizująca procedurę korygującą stopień podziału częstotliwości sygnału z generatora \underline{G} częstotliwości wzorcowej. Różnica stanów odczytanych z układu \underline{L} licznikowego, odwzorowuje wartość okresu z uwzględnieniem stopnia podziału częstotliwości w dzielniku \underline{D} oraz częstotliwości generatora \underline{G} wzorcowego. Wyliczona różnica służy do określenia wartości błędu kwantowania popełnionego przy pomiarze okresu sygnału \underline{I} o zmiennej częstotliwości, po czym jest zachowywana w pamięci \underline{M} , pod indeksem n . Po wykryciu, że dopuszczalna wartość błędu kwantowania, została przekroczona – opcja „Tak”, procedura wylicza stopień podziału częstotliwości pozwalający na zmniejszenie błędu kwantowania do ustalonej w programie granicy, i dokonuje zmiany ustawienia w dzielniku poprzez przewód $\underline{3}$ pomiędzy procesorem \underline{P} i programowalnym dzielnikiem \underline{D} częstotliwości. Dodatkowo wartość stopnia podziału częstotliwości jest zachowywana w pamięci do wykorzystania podczas obliczenia wartości okresu o indeksie $n+1$. W przypadku, gdy błąd nie przekracza ustalonej wartości – opcja „Nie”, procedura kończy działanie bez zmiany stopnia podziału częstotliwości wzorcowej, wykonując jedynie operację przypisania okresowi o indeksie $n+1$ wartości stopnia podziału takiej, jak dla okresu o indeksie n . W rezultacie w pamięci przetwornika częstotliwość-kod zostają zachowane pary liczb: wyliczone różnice stanów odpowiadające kolejnym okresom sygnału \underline{I} o zmiennej częstotliwości, oraz stopnie podziału częstotliwości, ustawione w programowalnym dzielniku \underline{D} , podczas pomiaru tych okresów. Dzięki temu urządzenie nadrzędne, którym najczęściej jest komputer, może poprzez interfejs \underline{I} odczytać przyporządkowane sobie, zachowane pary danych i dokonać obliczenia wartości kolejnych okresów sygnału \underline{I} o zmiennej częstotliwości. Operacja wymaga jedynie uwzględnienia stałej dla danego przetwornika częstotliwość-kod, częstotliwości sygnału pobieranego z generatora \underline{G} zegarowego, która również może być przesłana przez przetwornik, lub wpisana bezpośrednio do oprogramowania urządzenia nadrzędnego.

W przypadku wykorzystania procesora o wystarczającej szybkości obliczeniowej w porównaniu do szybkości zmian częstotliwości sygnału \underline{I} o zmiennej częstotliwości, istnieje możliwość obliczania wartości okresu bezpośrednio w przetworniku częstotliwość-kod. W tym przypadku procesor również wylicza różnicę stanów odczytanych z układu \underline{L} licznikowego, która odwzorowuje wartość okresu z uwzględnieniem stopnia podziału częstotliwości w dzielniku \underline{D} oraz częstotliwości generatora \underline{G} wzorcowego. Wyliczona różnica służy do określenia wartości błędu kwantowania popełnionego przy pomiarze okresu sygnału \underline{I} o zmiennej częstotliwości, po czym wyliczona różnica stanów jest wykorzystana, po uwzględnieniu stopnia podziału częstotliwości w dzielniku \underline{D} oraz częstotliwości generatora \underline{G} wzorcowego, do wyliczenia rzeczywistej wartości okresu, która jest następnie zachowywana w pamięci \underline{M} , pod indeksem n . Po wykryciu, że dopuszczalna wartość błędu kwantowania została przekroczona – opcja „Tak”, procedura wylicza stopień podziału częstotliwości, pozwalający na zmniejszenie błędu kwantowania do ustalonej w programie granicy, i dokonuje zmiany ustawienia w dzielniku \underline{D} poprzez przewód $\underline{3}$ pomiędzy procesorem \underline{P} i programowalnym dzielnikiem \underline{D} częstotliwości. Dodatkowo wartość stopnia podziału częstotliwości jest zachowywana w pamięci do wykorzystania podczas obliczenia wartości okresu o indeksie $n+1$. W przypadku, gdy błąd nie przekracza ustalonej wartości – opcja „Nie”, procedura kończy działanie bez zmiany stopnia podziału, wykonując jedynie operację przypisania okresowi o indeksie $n+1$ wartości stopnia podziału takiej, jak dla okresu o indeksie n . Urządzenie nadrzędne w przypadku algorytmu alternatywnego ma możliwość odczytania kolejnych wartości okresu wyliczonych w sekundach.

Zastrzeżenie patentowe

Metoda adaptacyjnej poprawy dokładności przetwarzania w przetworniku częstotliwość-kod, wykorzystująca przetwornik częstotliwość-kod, zawierający generator częstotliwości wzorcowej, układ licznikowy, procesor z dołączoną pamięcią, wybrany dla danej konstrukcji interfejs, układ formujący, oraz dodatkowo programowalny dzielnik częstotliwości, **znamienna tym**, że w układzie składającym się z generatora (G) częstotliwości wzorcowej, którego sygnał podawany jest przewodem (1) na układ programowalnego dzielnika (D) częstotliwości, zaś sygnał wyjściowy programowalnego dzielnika (D) częstotliwości jest podawany przewodem (2) na układ (L) licznikowy, w którym są zliczane okresy tego sygnału, wyjście układu (L) licznikowego dołączone jest przewodem (4) do wejścia procesora (P), przy czym jedno z wyjść procesora (P) wykorzystywane jest poprzez przewód (3) do sterowania stopniem podziału częstotliwości przez programowalny dzielnik (D) częstotliwości, do zapisu wyników pomiaru procesor (P) wykorzystuje dołączoną przewodem (Z) pamięć (M), do komunikacji z urządzeniami zewnętrznymi wykorzystywany jest dołączony przewodem (8) do procesora (P), wybrany do danego zastosowania interfejs (I), do wejścia pomiarowego procesora (P) dołączony jest przewodem (6) układ (F) formujący do przetwarzania badanego sygnału (I) o zmiennej częstotliwości w sygnał cyfrowy o poziomach logicznych dostosowanych do wymagań zastosowanego procesora (P), zaś procesor (P) realizuje podstawowe oprogramowanie, którego zadaniem jest pomiar kolejnych okresów sygnału (I) o zmiennej częstotliwości, wyliczanie kolejnych wartości liczbowych, reprezentujących zmierzone okresy sygnału (I) o zmiennej częstotliwości, oraz komunikacja z urządzeniem dołączonym do przetwornika częstotliwość-kod poprzez interfejs (I), dodatkowo oprogramowanie jest wzbogacone o procedurę adaptacyjnego doboru stopnia podziału częstotliwości generatora (G) sygnału wzorcowego w danym, programowalnym dzielniku (D) częstotliwości w ten sposób, aby na wyjściu układu (L) licznikowego uzyskać jak największą liczbę zsumowanych okresów sygnału z dzielnika (D) częstotliwości, przez co maleje błąd kwantowania, przez co zwiększa się dokładność przetwarzania danych przez przetwornik częstotliwość-kod, procedura jednocześnie zapisuje dla wyznaczonych już wartości liczbowych dla poszczególnych okresów sygnału o zmiennej częstotliwości, przyjęte dla nich wartości stopnia podziału w dzielniku (D) częstotliwości wzorcowej, zgromadzone pary wartości liczbowych: reprezentacji okresu i stopnia podziału częstotliwości wzorcowej, przesyłane są za pomocą wykorzystywanych w przetworniku częstotliwość-kod procedur komunikacyjnych, do urządzenia nadrzędnego poprzez wykorzystywany w przetworniku częstotliwość-kod interfejs (I), urządzenie nadrzędne wykorzystuje przekazane dane, wraz ze stałą dla danej konstrukcji wartością sygnału generatora (G) wzorcowego, do obliczenia wartości kolejnych okresów sygnału (I) o zmiennej częstotliwości ze zwiększoną dokładnością w przypadku wykorzystania procesora (P) posiadającego zadowalające zdolności obliczeniowe w porównaniu z szybkością zmian częstotliwości w wejściowym sygnale (I) o zmiennej częstotliwości, istnieje alternatywna możliwość przetwarzania informacji niesionej przez sygnał (I) o zmiennej częstotliwości, wartości okresów badanego sygnału (I) o zmiennej częstotliwości mogą być wyliczane na bieżąco już w procesorze (P) i dopiero wówczas zapisywane w dołączonej przewodem (Z) pamięci (M) i na żądanie urządzenia zewnętrznego przesyłane przez interfejs (I).

Rysunki




Fig.1




Fig. 2




Fig.3